Задание для курсовой работы

часть 4

 

 

Разработайте принципиальную электрическую схему цифрового устройства –сумматора/вычитателя положительных чисел в соответствии с заданной структурной схемой (Рис.10.) Предусмотрите ввод четырехразрядного слагаемого(уменьшаемого)) A и четырехразрядного слагаемого (вычитаемого) B.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 


Рис.10

 

Обеспечьте последовательный ввод информации в линию связи, предварительно осуществив преобразование параллельной формы представления информации с выхода сумматора, в последовательную для выхода в линию связи. Для такого преобразования используйте регистр.

 

1.    Выполните сложение (вычитание) чисел А и В, заданных в двоичной системе счисления. Обозначьте разряды сомножителей как А4, А3, А2, А1 и В4, В3, В2, В1. Выполните проверку в десятичной системе счисления.

 

№ варианта

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

Слож/выч.

+

-

+

-

+

-

+

-

+

-

+

-

+

-

+

-

Число А

3

3

4

4

5

5

6

6

7

7

8

8

9

9

3

3

Число В

2

2

1

1

4

4

5

5

6

6

7

7

8

8

1

1

 

№ варианта

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

32

Слож/выч.

+

-

+

-

+

-

+

-

+

-

+

-

+

-

+

-

Число А

4

4

5

5

6

6

7

7

8

8

9

9

6

6

7

7

Число В

2

2

3

3

4

4

5

5

6

6

7

7

2

2

3

3

        

2.    Выполните синтез шифратора Б2.

2.1.                   Составить таблицу истинности полного десятичного шифратора.

2.2.                   Запишите логические функции (Булевы выражения) выходов шифратора.

2.3.                   Постройте функциональную схему шифратора на интегральных логических элементах микросхем серии К155.

2.4.                   На функциональной схеме шифратора синим цветом обозначьте «активные» проводники шины, по которым передается сигнал «1» для (слагаемого) уменьшаемого А (таблица  ).

3.    Произведите выбор микросхемы четырехразрядных регистров Б3, Б4.

3.1.                   Обеспечьте подачу тактируемых сигналов на оба регистра.

3.2.                   Обеспечьте возможность очистки регистров.

3.3.                   Обеспечьте возможность раздельной загрузки регистров слагаемого (уменьшаемого) А и слагаемого (вычитаемого) В.

4.    Начертите комбинационную логическую схему (КЛС) Б5 формирующую либо второе слагаемое, либо вычитаемое, исходя из структурной схемы сигналов.

4.1.                   Выберите микросхемы для реализации комбинационной логической схемы (КЛС) Б5.

4.2.                   Обозначьте цветным карандашом (проводники шины) соединения в схеме, несущие сигнал «лог. 1».

5.    Произведите выбор микросхемы четырехразрядного параллельного сумматора, выполняющего сложение (вычитание) чисел А и В.

5.1.                   Подключите, следуя выбранной логике построения схемы, входные выводы микросхемы сумматора.

6.    Произведите выбор микросхемы регистра, выполняющего преобразование параллельной формы представления информации в последовательную (Б7).

6.1.                   Начертите диаграмму работы регистра, преобразующего параллельную форму представления двоичного числа в последовательную, под действием шести (6) тактовых импульсов.

     Исходные данные для построения – сумма (разность), полученная в расчетах п.1. Нанести это двоичное число параллельным кодом на диаграммах Д16. Затем осуществите построение для левого сдвига при подаче шести тактовых импульсов.

6.2.                   Обозначьте выход регистра Б7 в линию связи (ЛС).

7.    Начертите полную принципиальную электрическую схему цифрового сумматора/ вычитателя положительных чисел, соответствующую структурной схеме на Рис.10, используя условные графические обозначения (УГО) интегральных микросхем всех устройств Б1-Б7, выбор которых произведен в п.2-8.

7.1.                   Обозначьте все микросхемы в соответствии с требованиями ЕСКД как DD1, DD2 и т.д. Логические элементы микросхем обозначьте DD1.1, DD1.2 и т.д.  Проставьте номера выводов микросхем.

7.2.                   Нанесите на принципиальную схему логические сигналы (0 и 1), обусловленные исходными данными задания п.1.

7.3.                   Составьте спецификацию для данной принципиальной схемы.

7.4.                   Дайте краткое техническое описание схемы сумматора/вычитателя для заданного примера сложения (вычитания) двух чисел.